Agregando a las otras respuestas …
La DRAM tiende a dominar en los sistemas de CPU, y la gran cantidad de memoria implementada como DRAM necesita muchos pines de dirección. Históricamente, eso se “optimizó” al dar a la DRAM solo la mitad del número de pines de dirección, y luego presentar la dirección a los chips DRAM en dos partes usando los mismos pines, primero como la “dirección de fila” y luego como la “dirección de columna” usando el estroboscopio de dirección de fila (RAS, un borde bajo activo) y luego el estroboscópico de dirección de columna (CAS y el egde bajo activo) para decirle al chip lo que había en los pines de dirección. Entonces, la secuencia para un ciclo simple de lectura o escritura sería:
- dirección de fila actual
- señal RAS
- dirección de columna actual
- señal CAS
- datos
Luego se dio cuenta de que la tendencia a acceder a ubicaciones consecutivas significaba que una forma eficiente de acceder a DRAM era enviar la dirección de la fila (usando el RAS) y luego enviar la dirección de la columna inicial (usando el CAS) y luego simplemente alternar el CAS varias veces para indicar que la DRAM debe acceder a direcciones de columna consecutivas. Con una ráfaga de 4 lecturas, puede obtener:
- ¿VoLTE admite una función dependiente del software o una función dependiente del hardware?
- ¿Cuál es el mejor libro para explicar conceptos de diferentes marcos como Spring, Angular, Ruby on Rails, etc.?
- ¿El modo AES ECB es útil para algo?
- ¿Por qué es importante la prueba de software?
- ¿Cuál es la diferencia entre una variable que es: nula, indefinida o no declarada?
- dirección de fila actual
- señal RAS
- dirección de columna actual
- señal CAS
- datos de la dirección de columna + 0
- señal CAS
- datos de la dirección de columna + 1
- señal CAS
- datos de la dirección de columna + 2
- señal CAS
- datos de la dirección de columna + 3
Entonces llegó el DDR. En lugar de tener que realizar un ciclo completo de CAS para cada dirección incremental, la dirección se incrementa tanto en el borde ascendente como en el descendente de CAS. Entonces, los 4 ciclos anteriores de CAS ahora pueden transferir 8 conjuntos de datos:
- dirección de fila actual
- señal RAS
- dirección de columna actual
- señal CAS
- datos de la dirección de columna + 0
- elevar CAS
- datos de la dirección de la columna + 1
- señal CAS
- datos de la dirección de columna + 2
- elevar CAS
- datos de la dirección de columna + 3
- señal CAS
- datos de la dirección de columna + 4
- elevar CAS
- datos de la dirección de columna + 5
- señal CAS
- datos de la dirección de la columna + 6
- elevar CAS
- datos de la dirección de la columna + 7
Esto, más o menos, es lo que normalmente parecen las lecturas DRAM modernas. Además, como cabría esperar de una tecnología tan clave, hay todo tipo de ajustes y detalles adicionales (DDR2 / 3/4, oleoducto, etc.) que valen la pena buscar en Google.