En electrónica digital, siempre pensará en las señales en términos de ‘1’ o ‘0’, al menos desde el lado lógico de las cosas (y la parte que concierne a nuestros homólogos en ingeniería informática). Sin embargo, en el mundo real, la transmisión de datos de alta frecuencia no puede considerarse digital en el verdadero sentido de la mening. Los cables enrutados en la placa madre tendrán una pequeña impedancia (resistencia, inductancia y capacitancia) y todas las salidas y entradas tendrán cierta resistencia y capacitancia, por lo que incluso si pudiera aplicar una onda cuadrada perfecta a un extremo, los cables suavizará esos.
Entonces, pasar de un ‘0’ a un ‘1’ se vería así en el circuito receptor:
- ¿Cuándo realiza la Universidad de Osmania exámenes para la admisión de M. Tech en ingeniería mecánica?
- ¿Cómo es la Universidad Jain, Bangalore para Ingeniería CSE?
- ¿Debería un estudiante de ingeniería civil aprender a codificar?
- ¿Cuáles son las oportunidades de trabajo para un ingeniero electrónico y de comunicaciones?
- Entre SRM NCR y Sonepat, ¿cuál es un campus mejor?
Ahora, al diseñar placas de circuito o cableado, es importante que la señal no se retrase demasiado por el enrutamiento en la placa de circuito o el cable de señal, ya que esto podría crear muchos problemas. A menudo hay requisitos bastante estrictos en cuanto al enrutamiento del reloj y al enrutamiento de la señal, de modo que no se salgan de fase.
Básicamente, todas las entradas tienen una región donde se garantiza que en input se interpreta como un ‘0’ o un ‘1’. Por lo tanto, la señal debe tener un tiempo de subida y bajada adecuado para que la salida conduzca la señal a una de estas áreas definidas antes de que el receptor lea la entrada.
Dado que esto es extremadamente importante para el correcto funcionamiento de los circuitos electrónicos, los circuitos más complejos como los FPGA a menudo tienen funciones que permiten el ajuste de los problemas de temporización en las entradas. (Si el tiempo de enrutamiento se convierte en un problema, puede retrasar una o más señales levemente para asegurarse de que la lógica después de que los bloques de entrada las interpreten como sincronizadas).
En lógica discreta, es posible que deba agregar componentes adicionales para el acondicionamiento de la señal a fin de garantizar que las entradas adopten una condición definida mediante flip-flops, disparadores Schmitt, filtros, etc.
En el peor de los casos, si su tiempo está apagado, podría terminar en una condición llamada metaestabilidad en la que la lógica puede comportarse de una manera totalmente impredecible (algunos bloques lógicos pueden interpretar la señal como un ‘0’ y otros como ‘1’, lo que podría colocar todo el circuito lógico en un estado indefinido y la salida podría ser aleatoria o incluso no permitida.